其他相關的IC工藝技術問題

集成電路芯片偏置和驅動的電源電壓vcc是選擇ic時要注意的重要問題。從ic電源管腳吸納的電流，主要取決于該電壓值以及該ic芯片輸出級驅動的傳輸線(pcb線和地返回路徑)阻抗。5 v電源電壓的ic芯片驅動50ω傳輸線時，吸納的電流為100ma；3．3 v電源電壓的ic芯片驅動同樣的50ω傳輸線時，吸納電流將減小到66 ma；1．8 v電壓的ic芯片驅動同樣的50ω傳輸線時，吸納電流將減小到36 ma．。由此可見，在公式v=印刷電路板中的電磁兼容設計方法總結，驅動電流從100 ma減少到36 ma可以有效地降低電壓的瞬變電壓，因而也就降低了emi。低壓差分件(lvds)的信號電壓擺幅僅有幾百毫伏，可以想像這樣的器件技術對emi的改善將非常明顯。
電源系統的去耦也是一個特別值得關注的問題。ic輸出級通過ic的電源管腳吸納的電流都是由電路板上的去耦網絡提供的。降低電源總線上壓降的一種可行辦法是縮短去耦電容到ic輸出級之間的分布路徑，這樣將降低公式中的“l”項。一種較直接的解決方法是將所有的電源去耦都放在ic內部。較理想的情況是直接放在硅基芯片上，并緊鄰被驅動的輸出級。目前僅有少數**微處理器采用了這種技術，但是ic廠商們對這項技術的興趣正與日俱增，可以預見這樣的設計技術必將在未來大規模、高功耗的ic設計中普遍應用。
在ic封裝內部設計的電容通常數值都很小(小于幾百皮法)，所以系統設計工程師仍然需要在pcb板上安裝數值在0．001～0．1uf之間的去耦電容，然而ic封裝內部的小電容可以抑制輸出波形中的高頻成分，這些高頻成分是emi的較主要來源。
深圳市尚微半導體有限公司專注于ht1606,ht1608,ht2773,ht3540,ht3550,ht3560等, 歡迎致電 15112364363